 |
프리몬트, 캘리포니아 , 2023년 6월 21일 /PRNewswire/ -- 램리서치가 업계 최초 베벨 증착 솔루션인 Coronus® DX를 발표했다. Coronus DX는 차세대 로직, 3D NAND, 첨단 패키징 반도체 애플리케이션의 주요 과제 해결에 최적화된 솔루션이다.
오늘날 반도체 제조 공정은 계속 확장 및 고도화되고 있다. 실리콘 웨이퍼 위에 나노미터 크기의 소자를 제조하려면 수백 가지 공정 단계를 거쳐야 한다. Coronus DX는 단일 공정에서 웨이퍼 엣지 윗면과 아랫면에 보호 필름을 증착하여 첨단 반도체 제조 공정에서 발생할 수 있는 결함과 손상을 방지한다. 반도체 제조사는 이 강력한 보호 기능으로 수율을 높이는 동시에 차세대 칩 생산을 위한 최첨단 프로세스를 구현할 수 있다. 램리서치는 이번 Coronus DX 출시로 Coronus® 제품군을 확장하고, 나아가 베벨 기술 부문에서의 리더십을 견고히 했다.
램리서치 글로벌 제품 그룹 세사 바라다라얀(Sesha Varadarajan, Senior vice present of the Global Products Group) 수석 부사장은 "반도체 제조업계가 3D 시대를 맞이함에 따라 반도체 생산은 복잡해지고 생산비용은 증가하고 있다"고 말했다. "램리서치의 베벨 기술 혁신에 대한 전문성을 기반으로 설계된 Coronus DX는 반도체 생산에 있어 예측 가능성과 수율을 크게 높이고, 실현 불가능했던 최첨단 로직, 패키징, 3D NAND 생산 공정을 채택할 수 있는 기틀을 마련했다"고 말했다.
전체 공정 절차 중 증착 단계에서 중요한 보호 기능 추가
Coronus DX는 Coronus 베벨 식각 기술을 보완하고 새로운 소자 구조를 가능하게 하여 반도체 제조사의 판도를 바꿀 혁신을 끌어낸다. 웨이퍼 레이어 반복 처리 과정에서 웨이퍼 엣지 주변에는 잔여물이 쌓이고 거칠기는 증가하는데, 잔여물이 웨이퍼의 다른 부분에 떨어지면 이는 반도체 소자의 고장을 유발하는 결함으로 이어질 수 있다. 이때 발생할 수 있는 결함의 예시는 다음과 같다.
이러한 결함을 식각할 수 없으면, Coronus DX는 베벨에 얇은 유전체 보호 레이어를 증착한다. 정밀한 조정이 가능한 증착 방식은 반도체 품질에 영향을 미칠 수 있는 여러 가지 문제 해결에 도움을 준다.
프랑스 전자정보기술연구소(CEA-Leti) 반도체 플랫폼 사업부 책임자인 앤 롤(Anne Roul, Head of the Semiconductor Platform Division)은 "CEA-Leti는 혁신적이고 지속 가능한 기술 솔루션에 대한 전문 지식을 활용해 램리서치가 최첨단 반도체 제조의 핵심 과제를 해결할 수 있도록 돕고 있다"고 말했다. "Coronus DX는 3D 적층을 간소화하여 수율을 크게 높이고 반도체 제조사가 획기적인 생산 공정을 도입할 수 있도록 지원한다"라고 덧붙였다.
독자적인 공정으로 수율 향상
Coronus DX는 최고 수준의 정밀한 웨이퍼 센터링과 프로세스 제어를 가능하게 하며, 통합된 계측 기능을 포함하여 공정의 일관성과 반복성을 보장한다. Coronus 제품은 웨이퍼 수율을 점진적으로 향상하여 식각과 증착 단계당 추가로 0.2%~0.5%씩, 웨이퍼 공정 전반에 걸쳐 최대 5%까지 수율 향상을 가능하게 한다. Coronus 제품을 사용하면 10만 WSPM(Wafer Starts Per Month) 생산 능력당 잠재적으로 연간 수백만 개의 웨이퍼 다이를 더 생산할 수 있고, 이는 수백만 달러의 가치를 갖는다.
모든 주요 반도체 제조업체가 사용하는 Coronus
2007년 처음 도입된 Coronus 제품군은 모든 주요 반도체 제조사가 사용하고 있으며, 전 세계 수천 개의 챔버가 설치되어 있다. 램리서치의 Coronus 제품군은 업계 최초로 대량 생산이 입증된 베벨 기술 제품이다. 램리서치 Coronus 및 Coronus HP 솔루션은 엣지를 따라 레이어를 제거해 결함을 방지하도록 설계된 식각 제품이다. Coronus 솔루션은 첨단 3D 소자를 포함해 로직, 메모리, 특수 소자의 제조에 사용된다. 업계를 선도하는 램리서치 고객사의 제조 시설에서는 대용량 반도체 칩 제조에 Coronus DX 가 사용되고 있다.
키옥시아(Kioxia Corporation) 메모리 공정 기술 경영진인 히데시 미야지마 박사(Hideshi Miyajima Ph.D.,Technology Executive of Memory Process)는 "차세대 플래시 메모리를 고객사에 대량으로 제공하기 위한 역량을 갖추려면 베벨 기술 등의 분야에서 발전을 통해 생산공정 품질을 향상하는 것이 필수적이다"라고 말했다. 이어서 "램리서치와의 지속적인 협력과 램리서치 Coronus 솔루션을 통해 최첨단 웨이퍼 생산을 지원할 수 있길 기대한다"라고 덧붙였다.
이상원 램리서치 한국법인 총괄 대표이사는 "요즘같이 고도화된 제조 환경에서는 수율 증대가 팹 생산성 극대화의 핵심이다"라며, "램리서치는 Coronus DX 같은 혁신적인 솔루션을 개발하고 칩 제조사의 제조공정을 개선하기 위해 고객과 긴밀히 협력하고 있다"고 말했다.
Media Resources
램리서치 소개
Lam Research Corporation(NASDAQ: LRCX)은 반도체 산업에 혁신적인 웨이퍼 제조 장비 및 서비스를 제공하는 선도적인 글로벌 공급 업체이다. 램리서치의 장비와 서비스를 통해 고객은 더 작고 우수한 성능의 장치를 구현할 수 있다. 사실상 오늘날 거의 모든 최첨단 반도체 칩은 램리서치의 기술력으로 생산되고 있다. 램리서치는 우수한 시스템 엔지니어링, 기술 리더십, 강력한 가치 기반 문화를 바탕으로 고객에 대한 확고한 약속을 이행한다. 램리서치는 FORTUNE 500® 기업으로, 캘리포니아주 프리몬트에 본사가 있으며, 전 세계 각지에 사업부를 두고 있다. 램리서치에 대한 자세한 사항은 www.lamresearch.com에서 확인할 수 있다.
미래 예측 진술에 관한 주의사항
이 보도 자료에서 역사적 사실이 아닌 진술은 미래 예측 진술이며, 1995년 증권 민사 소송 개혁법(Private Securities Litigation Reform Act)에 의해 만들어진 세이프 하버 조항의 적용을 받는다. 미래 예측 진술은 칩 제조의 복잡성과 Coronus DX가 예측 가능한 제조에 미칠 수 있는 영향과 관련이 있지만, 이에 국한되지는 않는다. (수율 및 칩 생산에 사용되는 새로운 프로세스 및 새로운 장치 구조의 채택, 웨이퍼 엣지에 잔류물 또는 거칠기의 원인과 영향, 수율 향상을 유도하기 위한 예측 가능한 결과의 필요성, 식각 또는 증착 단계당 수율 개선 비율, 웨이퍼 흐름 전반에 걸친 총 수율 개선, 생산된 여분의 다이의 잠재적인 수와 가치, 베벨 기술에 대한 램리서치의 리더십 등). 이러한 미래 전망 진술에 영향을 미칠 수 있는 몇 가지 요인은 다음과 같다: 생산 중인 반도체의(예: 칩 또는 다이) 부피와 복잡성, 해당 생산에 사용되는 프로세스, Coronus 제품의 사용 및 사용 빈도, 칩이 생산되는 시설의 운영 조건과 더불어 당사가 증권거래위원회에 제출하거나 제출한 문서에 기술된 기타 위험 및 불확실성(6월 26일 종료되는 회계연도 양식 10-K에 기술된 위험 요인 포함). 이러한 불확실성과 변화는 미래 전망 보고서에 실질적인 영향을 미칠 수 있으며 실제 결과는 기대와 차이를 보일 수 있다. 회사는 본 보도자료에서 제공된 정보 또는 진술을 업데이트할 의무를 지지 않는다.
보도자료 문의
램리서치코리아 기업커뮤니케이션팀
Corporate.Communications-Korea@lamresearch.com
로고 - https://mma.prnasia.com/media2/1588008/Lam_Research_logo_Black_Logo.jpg?p=medium600
